Digital Design Engineer(J11777)

岗位职责
1.根据所参与项目的要求完成verilog编程，并进行相关仿真验证；
2.利用FPGA验证逻辑功能；
3.使用synopsys工具，对RTL code进行相关处理。

岗位要求
1.熟练掌握verilog编程；
2.有FPGA相关调试经验；
3.熟练运用synopsys相关软件；
4.熟练运用NC等仿真工具；
5.了解Linux命令及相关操作；
6.有数字图像处理相关经验者优先。