岗位描述
岗位职责
职位描述:我们正在寻找一位经验丰富的资深物理设计工程师,加入我们的 ASIC 设计团队。理想的候选人应具备在先进finfet工艺和包含高速 I/O 接口(如 PCIE、DDR)物理实现的项目经验,并有能力处理大规模ASIC 设计的复杂挑战。
主要职责:
负责基于先进finfet工艺的大规模 ASIC 设计的完整物理设计流程,包括但不限于布局规划、布局、时钟树合成(CTS)、布线及物理验证。
熟练掌握并应用现代物理设计流程,包括静态时序分析(STA)、电阻电容提取(RC extraction)、版图后仿真验证等。
与团队成员合作,协作RTL/DV/DFT/AMS同事进行前端设计和测试,确保设计满足所有功能、时序、功耗和工艺验证要求。
协助封装系统团队,解决设计过程中的高速信号完整性(SI)和电源完整性(PI)问题,优化设计以满足或超越性能指标。
负责设计阶段的审查会议,包括前布局和后布局审查。
指导和培训初级工程师,提升团队的设计能力和效率。
岗位要求
职位要求:
电子工程、微电子学、半导体物理或相关领域的学士或以上学位。
至少8年在 ASIC 物理设计领域的工作经验,其中至少3年涉及先进finfet工艺和高速 I/O 设计。
精通 Cadence、Synopsys 或其他行业主流物理设计和验证工具。
对 ASIC 设计流程和标准有深入理解,能够独立管理从设计到验证的全过程。
出色的问题解决能力,能够在压力下工作,并满足项目的紧迫时间表。
优秀的沟通能力和团队合作精神。
流利的中文和/或英文沟通能力