可测性设计工程师（DFT）(J10285)

岗位职责
1. 负责全芯片的可测试性设计（DFT）实施和验证，包括MBIST\SCAN\JTAG\IP test等。
2. 负责DFT相关设计的综合、形式验证及时序约束，并协助后端完成DFT相关时序收敛，功耗分析，压降分析等
3. 负责ATE测试向量的生成和硅后测试向量调试。

岗位要求
1. 微电子、集成电路、电子电气类等相关专业，本科、硕士、博士均可
2. 熟悉ASIC设计，熟练掌握Verilog语言，有一定的verification基础，熟悉LINUX工作环境
3. 有下列知识或者相关经验优先：熟悉DFT tool的使用、DFT的实际项目经验、静态时序分析、一定的脚本开发能力，例如Tcl, Perl, Python
4. 认真踏实且细致的工作态度，勇于承担责任，具备深入学习的能力
5. 较好的英文读写交流能力
6. 具有创新能力和团队合作精神