芯片后端物理设计工程师

【岗位职责】
1、负责SoC/ASIC模块及全芯片物理设计，完成Floorplan、Power‑plan、Placement、CTS、Route全套APR流程，保障项目按期完成Tapeout流片交付；
2、基于Innovus/ICC2开展布局布线，完成STA时序分析、IR‑Drop、EM电源完整性分析，解决时序收敛、供电、信号完整性相关问题，满足PPA指标；
3、使用Calibre完成DRC/LVS/ERC Sign‑off物理验证，对接PDK工艺，定位修复各类物理违例；
4、基于Tcl、Perl、Python开发、维护后端自动化流程脚本，参与top‑down / bottom‑up模块划分与顶层模块集成，提升迭代效率；
5、对接前端、DFT、封装、Foundry，协同处理项目各类物理设计问题，输出签核报告，参与流片后回片问题定位分析。
【任职资格】
1、微电子、电子工程相关专业本科及以上学历，3年以上数字芯片后端物理设计实战经验，拥有完整tapeout流片项目经历；
2、熟练使用Innovus或ICC2布局布线工具，掌握PT、Calibre等签核工具；精通Tcl脚本，熟悉Perl/Python，具备流程脚本开发能力；
3、精通数字后端全流程，熟悉电源规划、时钟树综合、时序收敛、IR‑drop分析，了解多电压域、UPF低功耗实现；
4、熟悉28nm及以下工艺PDK约束，具备模块集成、顶层拼接实操经验；
5、具备较强问题排查能力，可独立解决时序、物理验证疑难问题；有AI芯片、处理器项目经验优先。