锦鲤求职岗位描述
岗位职责
1、参与FPGA功能模块的方案设计
2、负责相应模块的RTL开发
3、协助验证团队进行单元验证和集成验证
4、负责对应模块的逻辑综合、时序收敛、设计优化、上板调试
5、负责相应模块的设计文档和用户手册的撰写和维护
6、负责现场问题的跟踪与解决
岗位要求
1、熟悉Verilog/VHDL/System Verilog编码、跨时钟处理、逻辑综合约束、时序收敛等基本技能；
2、有FPGA项目经验者优先；
3、有TCP/IP协议栈开发经验者优先；
4、熟悉PCIE、PHY+MAC、DDR开发者优先；