岗位描述
工作内容
1、参与系统架构设计,完成模块分解,梳理系统验证功能列表;
2、负责UVM验证环境搭建与验证实施,包括定向验证、随机验证和各级系统验证的回归收敛;
3、参与原型验证,包括FPGA (Emullator)系统级验证用例开发、问题定位和错误修正;
4、完成覆盖率收集和分析;梳理验证流程,形成验证规范,完成验证报告编写。
任职条件
1、大学本科及以上学历,并取得相应学历,计算机、电子或微电子(集成电路)专业优先;
2、至少3年及以上UVM验证相关经验;
3、精通Verilog/System Verilog/C/TCL,熟练使用各种EDA工具;
4、熟悉UVM验证方法学,有模块级与系统级验证经验;
5、熟悉芯片验证方法,完成功能与代码覆盖率收集,有流片经验优先;
6、在数据中心计算、存储和网络硬件设计方面有经验者优先;
7、诚实守信、作风踏实严谨、责任心强,具备良好团队协作能力精神。