数字电路设计中端主任工程师 Digital Middle End Staff Engineer(J20988)

岗位职责
1. 综合与STA分析：主导模块或全芯片数字电路综合、SDC开发、STA分析及Timing风险解决，保障设计时序收敛；
2. DFT设计与ECO：主导DFT部分scan chain插入及ATPG产生，参与ECO工作以支撑设计迭代；
3. 后端协同交付：与后端团队协作，交付综合后网表、SDC、UPF/CPF等相关文件，协同完成STA signoff、功耗分析signoff及DFT设计验证；
4. 时钟与功耗管理：与相关团队协作，合理设计clock/reset tree及功耗管理方案，优化Timing性能；
5. 工艺库评估与协作：与DK/PDK团队协作评估公司或第三方工艺库，推进公司自有逻辑工艺的开发与迭代。

岗位要求
1. 教育背景与专业知识：微电子、电子工程或相关专业，硕士及以上学历；
2. 专业技能与资格：精通数字电路综合、SDC开发及LEC，能使用DC、PT、Spyglass、Family等工具与方法，熟悉UPF/CPF设计及相关功耗分析方法和工具，熟悉工艺库DK/PDK文件类型，能评估工艺库对PPA的影响；
3. 行业与专业经验：8年以上数字电路中端相关经验，至少独立负责2款全芯片综合芯片量产；
4. 项目/任务成果：主导过至少两款芯片从综合到STA signoff的完整中端流程，并成功量产；
5. 其他要求：熟悉先进工艺对Timing margin及OCV配置，能与前后端设计团队协同对高速电路进行STA时序收敛和signoff，能协同相关团队对静态/动态功耗进行分析并收敛。