岗位描述
岗位职责
1. 架构评估与优化:主导先进技术节点下DRAM存储器架构与方法学评估,制定优化方案以提升芯片性能与能效;
2. 全定制IP电路设计:设计用于存储产品的全定制IP电路,包括仿真、验证与分析功能与性能,确保设计满足规格要求;
3. 版图设计与验证:主导版图设计与验证全流程,包括布图规划、布局布线以及DRC/LVS检查,闭环版图阶段的设计问题;
4. 芯片调试支持:为产品工程部门提供芯片调试支持,协同解决量产与测试中出现的电路相关失效问题。
岗位要求
1. 教育背景与专业知识:微电子、集成电路或电子工程等相关专业本科及以上学历,深入理解数字/模拟电路及CMOS器件物理特性;
2. 专业技能与资格:熟悉EDA设计工具,包括Spectre、Finesim、Hspice、Virtuoso、Calibre等,具备混合信号电路设计与验证经验,包括电路实现、时序分析与优化,有ASIC设计背景(如RTL coding、STA)者优先;
3. 行业与专业经验:8年以上DRAM电路设计经验,有LPDDR4 DRAM产品设计与验证经验者优先;
4. 项目/任务成果:主导过至少一个以上DRAM芯片IP设计与量产验证项目,成功流片并解决相关技术难题;
5. 其他要求:具有良好的团队合作精神与沟通能力,学习能力强,能在灵活动态的环境中保持积极主动。