锦鲤求职岗位描述
岗位职责
1.负责存储器中数字控制逻辑的架构设计、RTL 编码（Verilog/SystemVerilog）与功能验证;
2.设计并实现状态机（FSM），用于管理复杂的NAND操作流程（如Program、Read、Erase、Copy-back、Suspend/Resume等）;
3.开发命令解码器（Command Decoder）与地址/参数解析逻辑，确保符合JEDEC及内部规范;
4.实现高精度时序控制逻辑（Timing Controller），精确生成各类操作所需的内部时序信号（如tR, tPROG, tBERS等）;
5.深度参与ONFI或 Toggle Mode接口协议的物理层与链路层逻辑实现，支持DDR、NV-DDR、NV-LPDDR等模式;
6.与模拟/混合信号团队协同定义阵列访问时序、电压切换窗口及读写通路控制接口;
7.与固件（FW）和系统架构团队合作，制定寄存器映射（Register Map）、中断机制、错误处理策略及调试接口;
8.支持UVM验证环境搭建，提供可测性设计（DFT）支持，并参与FPGA原型验证;
9.参与芯片bring-up、硅后调试及性能优化，确保产品满足规格书的要求.
岗位要求
学历要求：硕士及以上
专业要求：微电子学与集成电路、电子工程、计算机工程或相关专业;
其他要求：
1.5年以上数字IC设计经验，具备Flash或SSD控制器相关项目经验者优先;
2.深入理解 ONFI 4.x 或 Toggle 2.0/3.0 协议规范，有实际接口 IP 开发或集成经验;
3.有 存储架构下控制逻辑设计经验者优先;
4.熟悉 ECC 控制接口（如 LDPC/BCH 引擎的调度与交互）者优先;
5.良好的跨职能协作能力，能与模拟、固件、验证、测试及产品团队高效沟通，共同制定技术方案;
6.加分项：有成功流片并量产的存储类芯片项目经历.