岗位描述
岗位职责
1. 参与NPU系统的模块微架构设计;
2. 根据微架构设计文档,独立完成重要模块比如内存管理、大流量总线、DMA、向量加速器、数值计算等模块的设计;
3. 支持验证,配合验证完成覆盖率的分析与优化;
4. 支持中后端,根据需求进行性能、功耗、面积迭代优化;
5. 支持数字电路从RTL到GDSII的实现:逻辑综合,形式验证,低功耗分析优化,以及时钟分析、时序约束、STA signoff等工作。
岗位要求
1. 计算机、电子工程及相关专业硕士毕业;
2. 熟练掌握Verilog、 VHDL等设计语言,使用过FPGA进行设计,使用、设计IP包括其中一种:片上总线如AMBA,数值计算、内存管理、数据搬运等;
3. 熟练使用EDA,如Vivado、Quartus、VCS等;
4. 了解前端设计流程,包括RTL,验证,综合,STA等。
加分项:
1. 熟悉NPU体系结构,熟悉AI算法,如llama,Transformer等;
2. Spyglass、VCS、Verdi、DC、primetime、Formality等相关设计工具。