岗位描述
岗位职责
1、与模拟IP设计团队紧密合作,负责数字电路的前端设计。
2、负责RTL设计,包括:RTL coding,RTL signoff。
3、负责RTL to Netlist ,包括:Synthesis,DFT,Formal 等。
4、协助芯片测试团队完成测试方案的制定,并完成相关单元测试。
5、撰写详细的设计文档和用户集成手册。
1、电子类相关专业硕士及以上学历, 有数字电路设计或验证实习经验。
2、了解先进工艺节点的高速接口类IP协议优先,包括:PCIE,DDR,USB,Serdes等。
3、掌握ASIC设计流程及相关EDA工具。
4、掌握Verilog,熟悉SystemVerilog,对PPA(功耗/性能/面积)设计流程有了解优先。
5、熟练使用Perl/TCL/Python者优先;有数模混合实习经验者优先。
6、责任心强,注重细节和自驱力强,有良好的沟通与团队协作能力,有较强的英语读写能力。
岗位要求
1、电子类相关专业硕士及以上学历, 有数字电路设计或验证实习经验。
2、了解先进工艺节点的高速接口类IP协议优先,包括:PCIE,DDR,USB,Serdes等。
3、掌握ASIC设计流程及相关EDA工具。
4、掌握Verilog,熟悉SystemVerilog,对PPA(功耗/性能/面积)设计流程有了解优先。
5、熟练使用Perl/TCL/Python者优先;有数模混合实习经验者优先。
6、责任心强,注重细节和自驱力强,有良好的沟通与团队协作能力,有较强的英语读写能力。