SOC设计高级工程师-PCIe/CXL方向

1. IP选型，配置，设计方案，RTL 集成等；

2. 有PCIe/CXL IP集成经验，RP方向优先；

3. 独立分析IP性能分析，latency以及bandwidth的cycle级别拆解；

4. 全流程设计支持：支持综合、DFT、STA、PR等数字实现流程，配合后端团队完成时序收敛与功耗优化；参与芯片验证、后仿、FPGA原型验证及回片测试；

任职要求：

1.至少2次先进工艺（14nm及以下）成功流片经验，5年以上高性能计算芯片SOC设计经验；

2.熟悉CXL、PCIe Gen4/5/6 协议，有实际PCIe控制器集成与调试经验；

3.熟悉 X86/ARM/RISC-V体系结构，了解汇编到硬件逻辑工作流程；

4.精通Verilog，熟练使用Design Compiler、PrimeTime、Formality、VCS等EDA工具；

5.熟练掌握Shell/Python/Tcl脚本语言，掌握SerDes、CXL等高速接口协议；

优先条件：

1.有X86服务器CPU SOC设计量产经验者优先；

2.熟悉CHI、CXL、CCIX等缓存一致性协议；

3.有大型SOC芯片或AI加速器设计经验；