岗位描述
岗位职责
参与公司的程序分析/验证工具产品的研发,包括设计、编码、调试、和文档撰写等工作。
岗位要求
1.硕士及以上(计算机/电子工程/数学等相关专业),优秀本科生可放宽,2027届应届毕业生;
2.形式验证基础
熟悉形式验证理论(如模型检查、定理证明);
熟练使用业界工具(如Cadence JasperGold、Synopsys VC Formal、Yosys等);
能编写高质量的SVA(SystemVerilog Assertions)或PSL属性;
3.Verilog/数字电路
精通Verilog/VHDL,理解数字电路设计;
熟悉RTL设计缺陷(如死锁、数据完整性)的常见形式化验证模式;
4.工具开发能力
有形式验证工具开发经验者优先。