芯片测试工程师（存储/SerDes/高速接口方向）

核心职责

全流程测试开发：主导存储（DRAM/LPDDR/NAND/NOR/UFS）及高速接口（PCIe/USB/MIPI/Ethernet SerDes）的CP/FT测试方案，负责Testplan、Loadboard设计及ATE程序开发（Advantest 93K/Teradyne UltraFLEX），覆盖NPI至量产。

专项技术攻坚：

存储：基于JEDEC标准执行DC/AC、SI及可靠性测试，分析失效模型，优化良率。

SerDes：执行眼图、抖动、BER及S参数测试；精通CTLE/CDR/DFE/均衡技术；搭建自动化平台（BERT/VNA/高速示波器）。

任职要求

必备：5年+芯片测试经验；精通C/C++/Python；熟练操作93K或UltraFLEX；深刻理解SCAN/ATPG/MBIST。

存储：3年+ NAND/DRAM测试经验，熟悉JEDEC及ATE（Magnum/T5382）开发。

SerDes：熟悉PCIe Gen4+/USB4/MIPI，掌握信号完整性理论与测试设备。

优先：Chiplet/Die-to-Die测试经验；车载（AEC-Q100/ISO 26262）或HSMT/A-PHY背景；协议合规测试（PCI-SIG/USB-IF）。