高速接口ASIC前端工程师

岗位职责

1、负责公司高端移动终端、AI智能芯片中MIPI D-PHY、MIPI C-PHY接口的架构定义、模块级RTL设计与功能验证，完成从RTL到GDSII的全流程落地支撑。

2、参与MIPI CSI-3、DSI-2等新一代协议的技术预研，结合芯片实际应用场景完成协议适配与功能裁剪，输出可落地的接口设计方案。

3、协同SerDes PHY团队完成MIPI高速接口的集成与联调，解决高速信号传输中的误码、时序收敛问题，保障接口的稳定性。

4、配合系统团队完成MIPI接口与图像处理、显示等IP的协同设计，实现摄像头、显示屏等外设与芯片之间数据互联。

5、与后端设计团队紧密协作，完成MIPI接口相关模块的时序分析、功耗优化与面积收敛，支撑芯片物理实现全流程顺利推进。

6、负责编写相关技术文档，包括微架构设计文档、验证计划、测试用例规范，配合验证团队完成功能覆盖率与代码覆盖率的收敛，最终实现模块功能Signoff。

资格要求

1、硕士及以上学历，微电子、电子信息、通信工程、计算机等相关专业，3年以上数字ASIC前端设计相关工作经验。

2、熟练掌握Verilog/SystemVerilog硬件描述语言，熟悉ASIC设计全流程，具备扎实的时序分析、代码可综合性设计能力，熟练使用主流EDA设计工具。

3、深入理解MIPID-PHY、MIPI C-PHY协议规范，具备完整的MIPI相关接口模块设计、验证与流片经验，有MIPI CSI/DSI协议层设计经验者优先。

4、熟悉AMBA AXI/AHB/APB等标准总线协议，具备高速接口与片上NoC互联架构的集成经验，了解低功耗场景下的接口时钟复位设计要点。

5、有SoC相关项目经验者优先，了解MIPI或者其它高速接口的功能设计规范要求者优先。

6、具备良好的问题分析与跨团队沟通能力，工作严谨细致，能够和PHY团队、验证团队、后端团队高效协作，推动项目按节点落地。