岗位描述
岗位职责:
1. 负责大规模芯片子系统级的布局规划和模块切分
2. 负责子系统级和模块级的物理设计,包括布局布线,时钟树综合,时序及噪声分析,物理验证及ECO工作
3. 负责子系统级和模块级的PPA优化,以及STA/PI/PV等签核指标收敛
4. 负责子系统级和模块级的数据交付,与顶层人员合作共同达成全芯片签核标准
岗位要求:
1. 电子类相关专业学士或硕士,具备后端设计相关工作经验
2. 熟悉布局布线流程,具备国内国外先进工艺Tapeout经验者优先
3. 具备后端设计相关EDA工具使用经验,如Fusion Compiler,ICC2,Innovus,Calibre,PrimeTime等
4. 熟悉Tcl/Python/perl等脚本语言并可熟练应用
5. 具备良好的团队合作精神及沟通意识
6. 加分项:良好的数据挖掘整理能力,高性能X86/RV CPU物理设计经验,工控类/车规类芯片物理设计经验,3DIC顶层物理规划设计经验