物理签核验证工程师

1. 负责芯片顶层静态时序分析、ECO收敛和签核

2. 负责关键路径的仿真分析，协助时序签核标准的制定和校正

3. 负责芯片顶层时钟结构分析，并指导子系统级和模块级的时钟树生成

4. 负责全芯片时序约束的验证以及切分，协助频率的制定和校正

5. 负责全芯片功耗分析及LEC工作

6. 兼职子系统级和模块级的物理设计工作

岗位要求：

1. 电子类相关专业本科或硕士

2. 熟悉布局布线PR流程，有模块PR经验

3. 了解前端及DFX常见设计: AFIFO/reset/SSN/EDT等设计；对时序约束有一定理解

4. 有后端设计各类EDA工具使用经验，如ICC2，Innovus，PrimeTime等

5. 有良好的团队合作精神及沟通技巧

6. 加分项： 良好的Perl或Python编程能力