岗位描述
岗位职责:
1. 负责大规模芯片顶层和次顶层的布局规划及模块切分工作
2. 负责芯片顶层的各类物理实现工作,如padring & bump plan,feedthrough & pipeline insertion,pin assignments,hierarchy top & chip top assembly等
3. 与架构/设计/封装/工艺合作,协同模块物理设计团队,达成全芯片的面积指标及布局优化
4. 负责全芯片物理设计方法的优化及改进
岗位要求:
1. 电子类相关专业的学士或硕士
2. 熟悉布局布线流程,具备国内国外先进工艺TO经验者优先
3. 有后端设计各类EDA工具使用经验,如ICC2,Innovus,Calibre,PrimeTime等
4. 有定制化时钟树设计经验是加分项,如H-Tree或Mesh
5. 良好的脚本能力,有数据挖掘整理能力是加分项