岗位描述
岗位职责:
1. 负责ISP相关功能模块的RTL设计、验证与优化。
2. 参与图像信号处理算法硬件实现,支持系统集成。
3. 完成FPGA/ASIC验证及调试,优化性能和功耗。
4. 编写设计文档及支持量产相关工作。
任职要求:
1. 本科及以上学历,电子工程、计算机或相关专业。
2. 熟悉Verilog/VHDL,掌握ISP算法硬件实现流程。
3. 有3年以上ISP逻辑设计及前后处理单元设计经验。
锦鲤会替你打开官网网申、按简历自动填表提交,你只需要在关键步骤确认。
岗位职责:
1. 负责ISP相关功能模块的RTL设计、验证与优化。
2. 参与图像信号处理算法硬件实现,支持系统集成。
3. 完成FPGA/ASIC验证及调试,优化性能和功耗。
4. 编写设计文档及支持量产相关工作。
任职要求:
1. 本科及以上学历,电子工程、计算机或相关专业。
2. 熟悉Verilog/VHDL,掌握ISP算法硬件实现流程。
3. 有3年以上ISP逻辑设计及前后处理单元设计经验。
先核对岗位要求与自己的经历,再准备档案、投递和面试。