数字前端设计（Cache）

岗位职责：

1. 根据市场需求，定义产品技术规格，调研产品应用场景，输出系统解决方案。

2. 指导团队完成接口设计，性能调优，能对团队输出质量负责。

3. 能指导团队完成SI/PI分析，完成产品的SI认证。

任职要求：

1. 微电子/电子工程/计算机相关专业，硕士及以上学历，3年以上数字IC设计经验；

2. 精通Verilog/SystemVerilog，熟悉ASIC设计流程及EDA工具（VCS、DC、PT等）；

3. 总线协议：AXI/AHB/APB等；

4. 负责cache 相关设计；

5. 有以下特征优先

5.1. 具备cache 自研设计经验者 优先；

5.2. 良好的团队沟通和协调能力，较强的学习能力、责任感及进取精神。