锦鲤求职岗位描述
核心职责
● 全栈调试架构定义： 定义从物理层到软件层（Bootloader/OS/Driver）的全局调试策略。规划片上跟踪 (Trace)、多级触发 (Trigger) 及交叉触发 (Cross-trigger) 矩阵。
● 全局访问与监测网络： 基于 IEEE 1687 (IJTAG) 定义灵活的扫描链结构；集成并管理片上 PVT Sensor、老化监控及电磁干扰监测网络。
● 高效 DFT 设计： 设计针对大规模逻辑的 Scan 压缩架构、针对 HBM/SRAM 的存储器自测试（MBIST）及修复机制（Repair），针对高速IO（UCIe/DDR/PCIe）的测试方案，以及Partial Good的控制策略
● 深层次调试架构 (DFD)： 定义片上跟踪（Trace）、触发（Trigger）架构，确保在 Pre-silicon 验证和 Post-silicon 调试中具备极高的观测性。
● 可靠性与安全性 (DFR/FuSa)： 针对先进工艺下的老化、软错误（SER）设计防护方案，如 ECC、冗余电路、在线监测器（PVT Sensor）等
● Chiplet 与 2.5D/3D 封装 DFX： 制定多芯粒互连测试规范，包括 KGD (Known Good Die) 筛选、微凸点 (Micro-bump) 连接测试及封装后可达性方案。
● 量产与良率协同： 协同测试工程（TE）和代工厂，优化测试向量（Patterns），分析 ATE 测试数据以驱动良率提升，降低 DPPM（每百万件缺陷数）。
任职要求
● 电子工程、计算机科学或相关专业硕士及以上学历
● 5年以上芯片设计/架构经验，其中至少3年专注于DFX、调试或可观测性领域
● 深入理解PCIe，DDR，UCIe，NoC等接口和组件
● 熟悉AXI，ACE，CHI等总线协议
● 熟悉DFT相关工具，具备ATPG diagnosis能力
● 精通 JTAG、SWD、UART/I2C/SPI等调试与控制接口协议
● 有能力使用高速调试接口如HDMI、DP作为调试输出
● 具备 SoC 级调试子系统从概念到量产的完整项目经验
● 熟悉芯片 bring-up、硅后调试流程及常见失效模式分析方法
技能要求
● 有高性能计算（HPC）、AI 加速器、服务器或车规级芯片 DFX 设计经验
● 熟悉 UVM 验证环境中的调试支持机制
● 掌握 Python / Tcl / Perl 等脚本语言，能开发自动化调试分析工具
● 了解 RISC-V Debug Spec 或 PCIe-based 调试方案
● 有参与制定公司级 DFX 方法论或标准的经验