岗位描述
核心职责
- 定义全栈调试策略,规划片上Trace、触发矩阵及全局访问监测网络。
- 设计大规模逻辑DFT架构、存储器自测试及修复机制,制定高速IO测试方案。
- 定义DFD架构,保障硅前验证、硅后调试的高观测性。
- 设计先进工艺下芯片可靠性防护方案,落实DFR/FuSa相关要求。
- 制定Chiplet及先进封装DFX规范,优化KGD筛选、封装测试方案。
- 协同TE及代工厂,优化测试向量,分析ATE数据,提升良率、降低DPPM。
任职要求
- 电子工程、计算机科学等相关专业硕士及以上学历。
- 5年+芯片设计/架构经验,3年+DFX、调试或可观测性相关经验。
- 精通PCIe、DDR、UCIe等接口及AXI/ACE/CHI总线协议。
- 熟悉DFT工具、ATPG诊断,精通JTAG等调试接口,可利用高速接口输出调试信息。
- 具备SoC级调试子系统从概念到量产的完整项目经验,熟悉硅后调试及失效分析。
技能要求
- 有HPC、AI加速器、服务器或车规级芯片DFX设计经验优先。
- 熟悉UVM验证环境调试支持机制,掌握Python/Tcl/Perl脚本语言,可开发自动化工具。
- 了解RISC-V Debug Spec或PCIe-based调试方案者优先。
- 有公司级DFX方法论/标准制定经验者优先。