架构师(功耗与电源)

岗位职责

1. 全芯⽚功耗建模与预算分配：建⽴架构级全芯⽚功耗模型，覆盖计算核⼼、缓存、NoC互联、⾼速IO、

显存控制器等所有⼦系统；基于产品算⼒与功耗⽬标，拆解各模块的功耗预算，主导架构设计阶段的PPA

（性能、功耗、⾯积）全局权衡与设计空间探索。

2. 电源管理架构设计：负责芯⽚电源域整体规划与低功耗架构设计，定义多电压域划分、电源⻔控（Power

Gating）、时钟⻔控（Clock Gating）、动态电压频率调节（DVFS）的架构⽅案；设计芯⽚低功耗状态

机，覆盖待机、轻载、峰值算⼒、降额运⾏等全场景功耗模式。

3. 架构级功耗优化：从微架构层⾯提出功耗优化⽅案，针对计算流⽔线、访存通路、互连⽹络等⾼功耗模

块进⾏能效优化；结合先进制程特性，管控动态功耗与静态漏流，推动关键路径的功耗-时序联合优化。

4. 热管理与功耗监控架构：设计芯⽚级热管理与功耗监控硬件架构，包括⽚上温度传感器、实时功耗计数

器、热节流（Thermal Throttling）控制逻辑、过温应急保护机制；构建功耗-温度闭环管控策略，保障芯

⽚在全⼯况下的可靠运⾏。

5. 电源交付与物理协同：协同后端物理团队开展电源分布⽹络（PDN）架构评估，参与压降（IR Drop）、

电源噪声分析与优化；从架构层⾯优化电源布局、电流路径与供电均衡性，保障⾼负载下的供电稳定

性。

6. 协同落地与⽅法学建设：与各⼦系统架构、前端设计、验证、后端物理团队紧密协作，推动功耗相关模

块的RTL实现、功耗验证与签核；建设架构级功耗建模、分析、优化的标准化⽅法学与⾃动化⼯具链。

任职要求

1. 教育背景：硕⼠及以上学历，微电⼦、电⼦⼯程、计算机体系结构或相关专业。

2. ⼯作经验：

8年以上芯⽚设计经验，其中⾄少3年功耗架构设计或系统级低功耗优化经验。

具备⾄少⼀款⾼性能计算芯⽚（如GPGPU、AI训练芯⽚、⾼端服务器CPU）成功流⽚经验，熟悉12nm及以下⼯艺节点。

有⼤型芯⽚DVFS/AVFS设计、热管理系统或PDN协同设计项⽬经验者优先。

3. 专业技能

精通芯⽚低功耗设计⽅法论，深⼊掌握电源域划分、电源/时钟⻔控、多电压设计、DVFS、AVFS等主流低功耗技术，熟悉UPF/CPF功耗描述规范。

具备架构级功耗建模能⼒，熟练使⽤功耗分析⼯具（如PrimePower、RedHawk）或具备⾃研功耗模型的经验，可独⽴完成全芯⽚功耗拆解与瓶颈定位。

理解⾼性能计算芯⽚微架构，熟悉计算核⼼、存储系统、⽚上互连等模块的功耗特性，能从架构层⾯开展能效优化。

熟悉芯⽚热管理原理、PDN设计与电源噪声分析⽅法，具备与后端物理团队协同优化的实践经验。

具备扎实的RTL设计能⼒（Verilog/SystemVerilog），能够指导功耗管控模块的设计与验证。

掌握Python、Perl、Tcl等脚本语⾔，可⽤于功耗分析流程开发与数据⾃动化处理。

4. 综合素质：

具备系统级全局思维，能够在性能、功耗、⾯积、可靠性多维度之间做出合理的架构权衡。

具备优秀的跨团队协作与沟通能⼒，能够与架构、设计、验证、后端团队⾼效协同推进项⽬。

有技术团队管理或核⼼架构决策经验者优先。

加分项

有GPGPU、AI训练芯⽚或超算芯⽚全流程功耗架构设计与流⽚落地经验。

主导过⾼端芯⽚DVFS控制系统、闭环热管理架构的设计与量产验证。

具备3D堆叠、Chiplet异构集成架构下的功耗与热协同优化经验。

有国际发明专利或体系结构/低功耗领域顶级会议（ISCA、MICRO、Hot Chips、VLSI）论⽂发表记录。

有⾃研架构级功耗建模⼯具、低功耗设计⽅法学体系建设经验。