岗位描述
岗位职责
作为GPU/GPGPU硬件研发团队的核心负责人,全面统筹下一代“图形+计算”双引擎GPU核心IP的架构设计与微架构实现。主导从渲染管线、计算阵列到互联网络的全链路硬件设计,确保GPU在PPA(性能、功耗、面积)上达到业界领先水平,并带领团队完成从架构定义、RTL设计到流片量产的全生命周期交付。
任职要求
学历与经验:计算机体系结构、电子工程、微电子等相关专业硕士及以上学历;12年以上高性能芯片硬件设计经验,其中至少6年专注GPU/GPGPU/AI加速器核心IP设计或团队技术管理。
核心架构能力:精通GPU微架构(如AMD RDNA/GCN/CDNA、NVIDIA Ampere/Hopper或同等国产架构),深刻理解图形渲染管线、SIMT调度模型、Cache一致性协议及互联总线设计;具备千万门级以上SoC或大型子系统从0到1的完整流片量产经验。
硬件工程与PPA优化:精通Verilog/SystemVerilog,熟练掌握主流EDA工具链(Synopsys/Cadence);具备极强的时序收敛、低功耗设计及物理设计约束意识,能在复杂约束下实现极致的PPA平衡。
领导力与系统思维:具备出色的跨部门沟通协调能力与项目管理能力,能够从系统全局视角出发,有效推动跨职能团队达成共识并解决复杂的跨层级技术难题。