锦鲤求职岗位描述
岗位职责
负责计算 GPU 计算与互联方向 RTL 设计团队的管理与建设：制定设计计划与里程碑、分配任务、跟踪进度、考核与培养团队成员；
主导计算核心（SIMT 执行管线、指令调度、寄存器堆、Tensor/矩阵计算单元、Load/Store 单元等）与片上互联（NoC/Fabric：路由、仲裁、QoS、流控、ACE/CHI 一致性接口等）模块的 RTL 设计与交付；
把控设计质量：参与架构 spec 与微架构方案评审，制定设计规范与编码风格，主导代码评审（Code Review），确保 RTL 实现与架构一致；
负责 PPA 落地：与架构、后端团队协作，制定并执行时序收敛、面积与功耗优化策略，达成项目 PPA 指标；
配合验证团队完成验证收敛：覆盖率 review、bug 分析与设计修复，参与 bring-up 方案制定；
组织解决跨模块技术难题与接口冲突，参与芯片级集成决策；
建设设计流程与方法学（Lint/CDC/RDC、综合、形式验证、UPF 低功耗流程），持续提升团队设计效率与质量。
任职要求
微电子、计算机、电子工程等相关专业，本科及以上学历，5 年以上数字前端设计经验，其中 2 年以上团队管理或项目主导经验；
精通 Verilog/SystemVerilog RTL 设计，具备复杂数据通路模块的设计与交付经验；
深入理解 GPU 计算架构（SIMT 执行、指令调度、寄存器堆组织、Tensor 计算）或高速互联架构（NoC 路由/仲裁/流控、AXI/ACE/CHI 协议），两者兼具者优先；
熟悉前端设计全流程：Lint/CDC 检查、综合、STA、形式验证、UPF 低功耗设计；
具备 PPA 优化实战能力，有时序收敛、面积或功耗优化成功案例；
熟悉脚本开发（Tcl/Python/Perl）者优先；
良好的英文文档读写与沟通表达能力，能主导跨团队技术评审；
具备团队管理能力：任务规划、人员培养、绩效管理，能带领团队按计划高质量交付。
加分项
有 GPU/NPU/AI 加速器计算核心或大规模 NoC/互联 IP 的完整项目与 tape-out 经验；
有多 die/chiplet 设计或高速接口（PCIe/CXL/UCIe）设计经验；
有高频设计、低功耗设计等性能/功耗敏感型项目成功经验；
有硅后 bring-up 与问题定位经验；
有设计方法学/流程建设经验。