设计工程师

岗位职责

负责计算 GPU 计算核心与互联模块的 RTL 设计与开发：包括 SIMT 执行管线、指令调度、寄存器堆、Tensor/矩阵计算单元、Load/Store 单元，以及 NoC/Fabric 中的路由、仲裁、QoS、流控、ACE/CHI 一致性接口等模块；

参与架构 spec 与微架构方案评审，根据 spec 完成 RTL 设计、代码开发与文档撰写，确保实现与架构一致；

负责设计质量：Lint/CDC/RDC 检查、代码评审、覆盖率配合，确保 RTL 代码规范与可维护性；

配合验证团队完成验证收敛：bug 分析与修复、覆盖率 review，参与仿真 debug；

配合后端团队完成时序收敛、面积与功耗优化（PPA），参与综合、STA 相关问题定位与修复；

参与跨模块接口对接与芯片级集成，解决设计中的技术问题。

任职要求

微电子、计算机、电子工程等相关专业，本科及以上学历，3 年以上数字前端设计经验；

精通 Verilog/SystemVerilog RTL 设计，具备规范的编码与文档习惯；

理解 GPU 计算架构（SIMT 执行、指令调度、寄存器堆组织等）或高速互联架构（路由/仲裁/流控、AXI/ACE/CHI 协议），有相关模块设计经验者优先；

熟悉前端设计流程：Lint/CDC 检查、综合、STA、形式验证，有 UPF 低功耗设计经验者优先；

具备一定的 PPA 优化意识，理解 RTL 编码风格与微架构选择对时序/面积/功耗的影响；

熟悉脚本开发（Tcl/Python/Perl）者优先；

良好的英文文档读写能力；沟通协作能力强，能与架构/验证/后端团队高效协同。