IC验证组长（图形）

岗位职责

负责图形（Graphics/GPU）IP 验证团队的管理与建设：制定验证计划与里程碑、分配任务、跟踪进度、考核与培养团队成员；

主导图形 IP 的验证策略与方案制定：搭建 UVM 验证环境、制定验证计划（Testbench 架构、覆盖率策略、收敛计划），把控验证质量与收敛风险；

深度参与关键模块验证：图形管线（Geometry/Rasterizer/Shader/ROP 等）、MMU、总线接口等模块的功能验证，以及 GPU 级联合仿真与系统级验证；

与架构、RTL 设计、驱动软件团队紧密协作，评审架构 spec 与设计文档，提前识别可验证性与设计风险；

负责验证方法学与流程建设：覆盖率驱动验证（CDV）、断言、形式验证、门级仿真等方法的引入与落地，持续提升验证效率；

组织验证评审、bug 分析与回归管理，输出验证报告，对 IP 交付质量（tape-out 就绪度）负责；

支持硅后 bring-up，配合定位硅后问题并反哺验证策略改进。

任职要求

微电子、计算机、电子工程等相关专业，本科及以上学历，6 年以上芯片验证经验，其中 2 年以上团队管理或项目主导经验；

精通 SystemVerilog/UVM，具备大型验证环境（testbench/CBD/sequence/记分板等）的架构与开发能力；

深入理解 GPU/图形管线架构与工作机制，有图形 IP、显示 IP 或高性能数据通路 IP 的验证经验；

精通验证全流程：验证计划制定、覆盖率开发与收敛分析、断言（SVA）、回归管理、bug 跟踪与质量评估；

熟练使用主流 EDA 工具（VCS/Xcelium/Verdi/VC Formal 等）与脚本开发（Python/Perl/Shell/Tcl）；

良好的英文文档读写与沟通表达能力，能主导跨团队技术评审；

具备团队管理能力：任务规划、人员培养