岗位描述
岗位职责
根据架构 spec,负责内存子系统和总线互连(Memory Subsystem & Interconnect)的功能与性能 cmodel 设计和开发,覆盖 DDR/LPDDR/HBM 控制器、Cache、MMU、AXI/ACE/CHI 互连等组件的行为级与性能级模型;
开发 test driver,搭建模型级测试环境,验证新 feature 的功能正确性与性能表现;
开发虚拟平台(Virtual Platform),为驱动软件团队的早期开发与联调提供支持,实现软件左侧(shift-left)开发;
开发 reference model,为硬件验证团队提供比对参考,支撑 RTL 仿真与验证收敛;
与架构、RTL、验证、驱动软件团队紧密协作,完成模型与 RTL/实测数据的校准(Correlation),持续维护模型精度。
任职要求
计算机、微电子、电子工程等相关专业,本科及以上学历,5 年以上芯片建模或相关开发经验;
精通 C/C++,具备大型系统级模型的架构与开发能力,熟悉 SystemC/TLM 2.0 者优先;
深入理解存储子系统与总线架构:DDR/LPDDR/HBM 控制器、Cache 一致性协议(MESI/MOESI)、AMBA 总线协议(AXI/AHB/APB/ACE/CHI);
具备性能建模能力,理解时序(timing)、带宽、仲裁与调度机制,能构建 cycle-approximate 级性能模型;
有虚拟平台开发经验(驱动适配、外设建模、simics/QEMU/Studio Silicon 集成等)者优先;
熟悉验证流程,有 reference model 开发或 UVM 验证协作经验者优先;
良好的英文文档读写能力;沟通协作能力强,能跨架构/RTL/DV/软件团队高效协同。
加分项
有 GPU/NPU/AI 加速器或高性能 SoC 的 cmodel/性能模型开发经验;
有内存控制器或互连 IP(NoC/CCI/CMN 类)的设计、验证或建模经验;
有 trace 分析、workload 特征分析与模型校准经验;
熟悉 Python 脚本开发,能构建自动化测试与回归流程;
有 QEMU/Gem5/GPGPU-Sim 等模拟器开发或扩展经验。