芯片调试架构师

岗位职责

负责 GPU/AI 芯片调试子系统的整体架构设计与定义，涵盖 debug/trace 基础设施、断点/单步控制、总线与存储器可观测性、多核/多 IP 调试互联等核心组件；

设计系统级调试方案：支持硅前仿真、FPGA 原型、硅后 bring-up 全流程的调试能力，覆盖停机（halt/run control）、状态 dump、非侵入式采集等场景；

设计性能分析（Profiling）架构：硬件性能计数器（PMU）、事件采集、时间戳与数据通路 trace，支撑 IP 级与系统级性能瓶颈定位；

设计异常分析架构：错误检测与上报（ECC/EDC、超时、Hang 检测）、异常现场保存（context dump）、根因定位辅助机制，支撑 RAS 与故障分析；

制定调试子系统与软硬件的接口规范（调试协议、驱动/工具接口），配合软件团队打造调试工具链（IDE/profiler/analyzer）；

与 RTL 设计、验证、DFT、驱动软件团队紧密协作，推进架构落地，参与设计评审并把控实现与架构一致性；

支持客户与内部团队的硅后 bring-up 与疑难问题定位（debug），持续迭代调试架构。

任职要求

微电子、计算机、电子工程等相关专业，本科及以上学历，有相关设计，调试相关经验；

精通调试子系统架构原理：断点/观察点机制、trace 与压缩技术、时钟域与复位处理下的调试安全、多核调试同步等；

熟悉标准调试协议与接口（JTAG、SWD、ARM CoreSight、Nexus/IEEE-5001 等），有 IP 级 debug/trace 架构经验；

具备系统级调试能力：熟悉硅后问题定位方法（A/B 实验、二分法、log/trace 分析），有 bring-up 或 FA 经验者优先；

熟悉性能分析原理（PMU 设计、事件建模、火焰图/time-line 分析方法），有 profiler 使用或设计经验；

熟练使用 C/C++/Python，具备工具与脚本开发能力；熟悉 AMBA 总线协议（AXI/APB/ACE）者优先；

良好的英文文档读写能力，能独立撰写架构规格文档；沟通协作能力强，具备跨团队（架构/RTL/DV/软件）协作经验。

加分项

有 GPU/NPU/AI 加速器或高性能 SoC 调试子系统（自研或 CoreSight 集成）架构经验；

有异常/RAS 架构（ECC、错误隔离、故障注入）设计经验，熟悉 ISO 26262 功能安全；

有调试工具链（debugger/profiler/trace 解析器）开发经验；

有大规模多核/多 die（chiplet）系统的调试同步与 trace 汇聚方案经验；

有 RTL 仿真、FPGA 原型验证平台的 debug 经验。