编译器架构师

【岗位定位】

作为编译器核心技术团队成员，参与设计面向异构计算平台的编译器架构设计与演进。作为算法与底层硬件的桥梁，负责将复杂的异构计算逻辑高效映射至异构硬件架构，深度参与软硬件协同设计，通过底层编译优化与图论调度，释放专用硬件处理器的极致算力与能效。

【岗位职责】

1. 编译器架构设计：主导编译器整体架构设计，负责前端语言解析、中间表示（IR）构建、后端RTL代码生成及核心编译优化Pass的设计与实现。

2. 硬件映射与图论优化：深入理解HLS底层本质，将数据流建模为有向无环图（DAG），通过图论优化、循环变换（Tiling/Unrolling）及流水线（Pipelining）策略，手动或自动引导编译器进行最优的硬件架构映射。

3. 软硬件协同设计：从编译器角度深度参与底层硬件微架构设计，与硬件团队紧密协作，解决Bank冲突、缓存架构设计及精确位宽把控等底层问题，实现PPA（性能、功耗、面积）的极致平衡。

4. 异构计算生态建设：探索并落地面向异构架构的自动化编译与代码生成技术，构建垂直领域的高性能基础算子库，打破算法工程师与硬件工程师之间的沟通鸿沟。

5. 性能分析与底层调优：主导编译器性能建模，精通查阅调度图（Schedule Viewer）与数据流图（Dataflow Viewer），熟悉RTL底层算子代码，定位并解决跨层级的复杂编译与性能瓶颈。

【任职要求】

1. 计算机、电子工程、微电子等相关专业，有系统修完编译原理、计算机体系结构、数据结构算法核心课程；

2. 综合素质要求：主动钻研、逻辑思维强，乐于技术跨界探索，具备良好团队协作能力，抗压能力强，有技术落地推进潜力，综合素质优秀；

3. 项目经验要求：

• 熟悉 LLVM/GCC 编译器框架，掌握编译优化 Pass、数据流分析、SSA 中间表示优先；熟悉MLIR各种主流方言及相关工具链；

• 熟悉异构计算架构，精通HLS设计流程，有异构编译器开发、IR 优化及底层硬件映射实战经验优先；

• 熟练掌握 C/C++，了解 Python/Shell 脚本开发，有工具链自动化开发经验优先；

• 有 DSP 信号处理、科学计算，大模型加速等垂直领域算子库开发，或底层硬件调度优化相关项目实践经历优先。

【加分项】

1. 深入理解 LLVM/Clang 编译原理，有修改 HLS 优化 Pass（如窥孔优化、死代码消除）或自定义 IR 阶段提升综合质量经验者优先。

2. 熟悉主流 HLS 工具链（如 Vitis HLS、Intel HLS 等），能应对极高频（如 300MHz+）或极度密集运算的编译优化者优先。

3. 具备门控时钟、降低无效并行扇出等动态功耗优化经验，能在追求极致速度的同时保障物理板级热设计预算者优先。

4. 在顶级学术会议（如 FPGA, DAC, ICCAD, CGO）发表过编译器/HLS/体系结构相关论文，或在知名开源异构计算项目中有核心代码贡献者优先。