硬件工程师

职位介绍
岗位职责：
一、硬件架构与方案设计
1.负责ATE（半导体测试设备）模拟卡的整体硬件架构设计，主导高速AWG/DGT信号链和精密PMU源表两大核心模块的技术方案选型与论证
2.分解系统指标（带宽、采样率、精度、SFDR/SNR、电流量程），转化为单板电路设计规格书
二、关键电路设计与仿真
1.负责高速模拟链路设计：包括16位及以上高速DAC/ADC的选型、差分/单端放大器、抗混叠滤波器及驱动电路的设计与仿真
2.负责高精度测量链路设计：包括24位Σ-Δ型ADC/DAC的基准源、低噪声LDO供电链、可编程增益放大器的精密电路设计
3.负责PMU 的Force/Sense（开尔文连接） 电路设计，实现跨多量程精密电流源功能
三、PCB布局指导与评审
指导Layout工程师完成高密度HDI板的布局布线，特别管控模拟/数字混合分区、高速信号阻抗控制（50Ω/100Ω差分）、保护环（Guard Ring）设计及低泄漏电流走线策略
四、硬件调试与性能优化
1.负责单板样机的全参数调测，利用频谱仪、网络分析仪、高精度万用表等设备验证SFDR、SNR、线性度、温漂等关键指标
2.主导解决调试过程中的硬件疑难杂症（如振荡、串扰、谐波失真过大、pA级电流泄露等问题）
五、跨领域协作
与FPGA/逻辑工程师协作，定义高速数据接口（如JESD204B/C或LVDS）和数字控制时序；与软件/驱动工程师协作，明确校准算法（如增益补偿、温度补偿）所需的寄存器配置

任职资格：
一、基本条件
1.学历：本科及以上学历，电子工程、微电子、通信工程、自动化等相关专业
2.经验：8年以上模拟/混合信号电路硬件开发经验，且具有至少3款复杂高速板卡的成功流片/量产经验
二、专业技能
1.高速模拟设计能力：精通高速ADC/DAC及运放的选型与应用设计；深刻理解信号完整性与电源完整性，能指导多层板叠层设计与高速差分信号布线
2.精密模拟设计能力：精通nA/pA级微弱电流检测技术，具备高阻抗匹配、低偏置电流运放、TIA（跨阻放大）及Guard Ring设计经验；精通高精度基准源（＜5ppm/℃）、超低噪声LDO（＜10µVrms）在精密测量系统中的应用
3.工具与仿真：熟练使用Cadence OrCAD/Allegro进行原理图与PCB设计；熟练使用LTspice/Pspice进行电路级仿真，或使用ADS/HFSS进行关键链路S参数仿真
4.调测能力：熟练操作频谱分析仪、矢量网络分析仪、高精度源表（如Keithley 2400系列）、任意波形发生器及逻辑分析仪进行板级debug

其他信息

行业要求：全部行业