模拟版图设计工程师（27届校招)

职位描述
1.负责MCU芯片中模拟及混合信号IP的版图设计，主要包括：ADC/DAC、PLL、LDO、OSC、Comparator、Bandgap、IO及ESD保护电路等。

2.与模拟电路设计工程师紧密合作，根据电路设计规格（SPEC）评估版图面积、布局布线可行性，优化寄生参数与匹配特性。

3.负责芯片级的ESD防护结构设计、Latch-up预防、天线效应（Antenna）检查及IR-Drop/EM分析，确保流片成功率。

4.独立完成版图的DRC（设计规则检查）、LVS（版图与电路图一致性检查）、ERC（电气规则检查）、Latch-up及天线效应检查，并修改违规条目至Clean。

5.定制化IP：针对MCU低功耗或高精度要求，进行特定的匹配布局（如中心对称、共质心匹配、Dummy填充）及噪声隔离设计（深阱、Guard ring）。

6.Tapeout支持：负责产生GDSII数据，协助完成Foundry的IP merge及最终数据签核。

任职要求
1.微电子、集成电路、电子工程等相关专业，2027届本科及以上学历。

2.熟练使用主流EDA版图工具，如 Cadence Virtuoso（XL/XL/Assembler）、Mentor Calibre（用于DRC/LVS/ANT等验证）或Synopsys ICV。

3.工艺知识：熟悉CMOS工艺制程（如180nm、110nm、55nm、40nm等），了解BCD或eFlash（嵌入式闪存）工艺者优先。

4.具有成功流片经验优先

5.深刻理解差分对、电流镜、高精度电阻/电容匹配的布局技巧。

6.了解或能使用Skill、Python、Shell语言进行版图验证自动化或参数化单元（Pcell）开发者优先。