IP设计工程师(J10516)

岗位职责
1.负责 NPU 架构设计：MAC 阵列微架构。
2.负责数据流与访存调度：输入/权重/输出的片上搬运与复用策略、权重 INT4/INT8 量化驻留、激活算子设计、CPU协调。
3.负责算子库与编译器协同：与编译器团队定义算子语义、tiling/布局约束，保证 模型满速映射。
4.主导 NPU PPA 优化：面积/功耗/频率/利用率全链路收敛，输出性能报告支撑产品规划。
5.输出 NPU 架构文档（架构书/MAS/LLD），参与设计评审，培养团队 AI 芯片设计能力。

岗位要求
1. 电子、微电子、计算机等相关专业本科及以上学历，5 年以上 AI 加速器/NPU 芯片设计经验，有完整 NPU 流片量产经验，具备从系统需求分解子系统需求能力。
2. 精通 NPU 数据流架构，深刻理解 CNN 算子（卷积/深度可分离卷积/池化/激活）的硬件映射与计算/访存权衡。
3. 熟悉模型量化（INT4/INT8/混合精度）与数据稀疏。
4. 有 CIM（存内计算）或类 CIM 架构设计经验者优先。
5. 有编译器协同经验（MLIR/TVM 后端、算子映射、tiling 约束）者优先。
6. 熟悉 Verilog/SystemVerilog，掌握 Python/C++ 性能建模，具备良好的文档与协作能力。