GPU架构工程师（Chip Lead）

1.深度参与 GPU 芯片的架构设计、逻辑及物理实现的全流程，跨团队推动 SoC 通用特性的设计和优化。涉及的领域包括 SoC 数据流分析和梳理、时钟复位、总线互联、模块划分、Padring 布局等。推动关键架构和微架构权衡，并确保与系统和产品要求一致。

2.深度参与 SoC 特性的实现审查，模块级和系统级测试需求讨论及功能性能验证计划评审。参与可测性设计需求讨论及验证计划评审，确保设计的稳健性、可测试性和可制造性。

3.熟悉芯片的外围电路设计，高速接口 IP 及 GPIO 的物理及电气特性。熟悉复杂时序，跨时钟域及跨电压域设计理念。严格把控并详实评审数模混合子系统的中后端实现，解决跨领域问题。

任职要求：

1．教育背景：计算机体系架构、微电子、电子、通信或其他弱电相关专业背景，硕士及以上学历。

2．工作经验：5 年及以上芯片设计经验，有完整的 SoC 设计开发流程及成功流片经验，尤其在先进工艺下大算力芯片成功量产方面有经验。

3．技术能力：

(1) 熟悉 CHI、AXI4/5、AHB、APB等总线协议和 Cache 一致性。

(2) 熟悉性能、时序、功耗、面积等设计关键指标的分析和优化。

(3) 熟练掌握 VCS、Lint、CDC、Synthesis、Primetime、LowPower 等流程及其工具的使用。

4．其他能力：

(1) 具备出色的书面及口头沟通能力，能够与跨团队及合作伙伴进行高效沟通，解决复杂问题。

(2) 具备预判和识别关键技术风险的能力，勇于暴露问题。

(3) 思维活跃，态度开放，前瞻学习能力强。

(4) 严谨的态度，强烈的责任感，良好的抗压能力。

5．加分项：

(1) 主导或深度参与过异构芯粒架构的逻辑或物理设计全流程。

(2) 主导或深度参与过片上总线、GPU存储子系统、SoC控制管理模块、高速接口IP子系统中的一种或多种微架构或逻辑设计。

(3) 主导或深度参与过先进封装项目，熟悉CoWoS或其他2.5D/3D封装技术。