GPU IP验证工程师（Cache缓存系统DV lead）

岗位职责：

1.负责设计GPU缓存控制模块的微架构和具体实现方案，并完成相应文档的撰写。

2.负责GPU缓存控制模块相关特性RTL代码的设计, 性能/功耗/面积的优化, 并通过代码规范检查/综合/时序分析等保证RTL的交付质量。

3.负责IP相关寄存器的定义，编程指南文件的撰写和更新。

4.与IP验证工程师协作，支持模块和子系统级别的功能及性能验证。

5.支持IP到SOC的集成工作。

6.支持SOC级别功能验证和性能验证调试工作。

7.支持芯片的硅后Bring-Up和功能/性能的调试和问题定位。

8.完成主管布置的任务。

任职要求：

1. 本科及以上学历，硕士优先，电子、微电子、集成电路等相关专业。

2. 熟悉主流GPU的架构，熟悉缓存控制模块或地址管理模块架构者优先。

3. 精通 Verilog、SystemVerilog硬件描述语言，能进行模块级和子系统级RTL代码的开发。

4. 熟练使用主流的EDA工具，如Synopsys、Cadence等公司的仿真、调试工具。

5. 了解GPU CUDA编程，有在GPU板卡上开发经验者优先。

6. 具有良好的问题分析与解决能力，能够快速定位和解决验证过程中出现的复杂技术问题。

7. 具备优秀的沟通与协调能力，能够与不同部门人员进行有效沟通与协作。

具有强烈的责任心和敬业精神，有清晰的逻辑思维和表达能力，善于总结和汇报工作。