锦鲤求职岗位描述
工作内容
1.负责芯片RTL to NETLIST的交付工作；
2.完成模块级的综合实现/形式化验证/时序分析/功耗仿真/ECO；
3.完成模块级的时钟约束编写；
4.完成低功耗策略的实现和验证；
5.协助前端完成芯片功耗仿真及优化等相关工作；
6.协助后端完成物理摆放以及STA时序分析和收敛工作；
7. 完成工艺评估分析，Signoff标准制定，Memory的生成/集成，Standard cell design kit的Rek等。
任职条件
1. 计算机、电子、半导体相关专业硕士及以上学历；
2. 熟悉SOC数字芯片开发流程及芯片系统架构；
3. 熟练使用Tcl/Perl/Python/Makefile等脚本语言；
4. 熟悉Verilog/VHDL/System Verilog等硬件设计语言；
5. 对DC/FC/GENUS/Formality/LEC/Primetime/Primepower/Spyglass/VCLP等实现相关EDA工具的有过了解，有过使用经验更佳；
6. 具有良好的沟通能力，快速学习实践以及团队合作能力。