NPO/CPO光引擎工程师

岗位职责
1.光引擎方案设计：负责 NPO／CPO 架构下硅光收发光引擎的系统方案设计，完成通道规划、光链路预算（Tx／Rx 功率预算、串扰、损耗分配）与器件选型。
2.合封集成与互连：牵头 EIC-PIC 光电协同封装集成，评估 Flip-chip、C4／μBump、RDL、TSV、2.5D 中介层等互连方案，解决芯片—封装—板级界面的反射、串扰与热串扰问题。
3.SI／PI 与 RF 联合优化：联合 SI 团队完成 DRV-PIC-TIA 全链路建模，评估封装寄生与键合结构对高速 SerDes 的影响，保障 112G／224G 链路的信号完整性与供电完整性。
4.封装方案落地：对接封测厂与板厂，输出封装设计规则、特征阻抗窗口与可制造性要求，推动封装从仿真到量产的闭环。
5.光电协同验证：制定光引擎级测试方案，完成小信号 S 参数、大信号 PAM4 眼图、BER、灵敏度的联合表征，主导仿测一致性验证与改版迭代。
6.量产与可靠性：牵头光引擎在合封环境下的老化、温循、湿热等可靠性验证，输出失效分析与良率提升方案。

任职要求
1.光学工程、电子信息、物理或相关专业硕士及以上学历，有SI或者先进封装经验，参与过 NPO/CPO 项目者优先。
2.熟悉 NPO／CPO 架构与光引擎集成流程，了解 EIC-PIC 合封、先进封装工艺与光电协同设计。
3.具备 RF 与高速互连仿真能力，熟练使用 HFSS、ADS、Siwave 等工具，掌握 S 参数、阻抗匹配、传输线与串扰分析。
4.了解硅光 PDK 与流片流程，能对接晶圆厂、封测厂完成工艺文件交付与协同设计（器件设计能力非必需，能评审即可）。
5.熟悉高速测试设备（VNA、AWG、DCA、BERT、误码仪），能独立完成光引擎级频域与时域联合测试。
6.优秀的跨团队推动力，能主导设计、封装、测试、可靠性多方协同并闭环交付。