数字中端设计工程师

岗位职责：

你将作为芯片设计团队的核心成员，参与先进工艺的高性能芯片研发，完成从RTL到Netlist的高质量交付：

1. 流程执行： 参与模块（Block）及子系统（Subsys）级别的逻辑综合（Synthesis）、形式验证（Formal）及静态时序分析（STA）工作；

2. 质量检查： 协助前端设计团队进行RTL代码质量管控，分析预综合报告, 协助迭代；

3. 时序收敛： 学习并编写时序约束文件（SDC），分析时序报告，协助解决Setup/Hold违例，确保芯片时序满足Signoff要求；

4. 功耗分析： 运行功耗分析工具，协助进行PPA（性能、功耗、面积）数据的分析与优化；

5. 脚本开发： 使用Python/Tcl/Shell等脚本语言开发自动化工具，提升设计与分析效率；

6. 前后端协作： 配合DFT/PR团队，理解物理设计对时序/面积/功耗的影响，优化综合结果；

任职要求：

1. 我们需要你具备扎实的数字电路基础和快速的学习能力；

2. 专业背景：微电子、电子工程、通信、计算机等相关专业，硕士及以上学历；

3. 专业技能：

熟悉Linux开发环境。

熟悉至少一种脚本语言（Tcl, Python），有通过脚本处理文本或自动化数据的经验；

在校期间接触过（或通过实习了解过）Synopsys或Cadence的主流工具（如Design Compiler, Genus, PrimeTime, Formality, LEC等）者优先；

4. 综合素质： 具备良好的逻辑思维能力、沟通协作能力和抗压能力，对解决复杂的工程问题充满热情。