开发支持工程师(J11152)

职位描述
1. 测试结构设计与版图实现：

（1）紧密协同工艺团队，深入理解工艺开发各阶段的关键挑战（如关键层次对准、刻蚀负载效应、CMP平坦性等），针对性地设计用于监测工艺窗口、器件特性（Vt, Idsat, Ioff, Rdson等）及可靠性指标的测试结构。

（2）独立完成测试芯片的版图设计与验证，确保工艺窗口、设计规则、电学规则的可靠签核。

2. MPW维护与Tape-Out流程开发维护：

（1）负责维护工艺研发中MPW的测试芯片版图数据库与shuttle schedule，确保各项目测试芯片在MPW框架下的兼容性与准时交付。

（2）主导建立并持续优化MPW/NTO的标准化Tape-Out全流程，制定并维护各环节的checklist与交付规范，确保TO环节的高效、零缺陷运行。

3. 设计文档创建与知识管理：

（1）负责主导编写、更新和维护面向研发的核心技术文档，重点是平台应用手册。

（2）将复杂的工艺数据、可靠性规范及失效案例，转化为设计工程师易于理解和应用的设计指南、checklist与最佳实践。

（3）确保Design Manual、PDK、模型文件及设计规则之间的一致性，建立知识库，成为设计团队可信赖的权威知识源。

4. 平台开发项目管理：

（1）Trace 项目开发流程体系的建立，管理项目开发流程体系。

（2）组织会议，追踪项目的关键的节点，对所有在研项目的进度、风险、目标达成的跟踪和把控，以及项目资料的收集整理。

任职条件
1. 本科及以上学历，半导体物理、微电子学、物理学、材料科学等相关专业。熟悉半导体工艺制造技术，半导体物理/器件物理。

2. 3年以上半导体行业经验，兼具半导体工艺/器件的复合背景，有PIE经验者优先。

3. 深刻理解CMOS/BCD/等工艺的制造流程、器件物理及关键电学参数。

4. 熟悉完整的设计流程与Tape-out流程，熟悉半导体生产工艺流程；熟练使用版图设计工具（如Virtuoso）及物理验证工具（如Calibre）；精通Layout工具和Calibre语言；掌握test key设计能力。

5. 具备良好的沟通能力和团队合作精神

6. 有一定管理项目能力。