干法刻蚀工程师

岗位职责
1. 负责InP DFB光芯片干法刻蚀工艺开发、工艺验证、研发转量产；包含光栅层、脊波导、介质硬掩模刻蚀工艺
2. 量产工艺维护：监控刻蚀速率、选择比、CD、侧壁形貌，稳定工艺窗口，持续降低缺陷，提升芯片良率
3. 新设备、新气体、新掩模工艺评估导入；优化工艺降低机台颗粒、提升产能
4. 产线异常快速响应：定位刻蚀不良根因，制定改善对策，处理停机、批量异常
5. 编写、更新刻蚀SOP、工艺规范；参与刻蚀机台验收、PM计划制定、设备故障协同排查
6. 跨部门协同：对接黄光光刻、外延、金属化、测试团队，解决DFB器件良率、可靠性问题
7. 落实化学品、特种气体、洁净车间安全规范管理

加分项（优先录用）
1. 有InP DFB、EML光芯片光栅/脊波导ICP刻蚀量产开发经验，熟悉III-V族化合物刻蚀难点
2. 熟悉4英寸InP晶圆产线，理解上下游工序（MOCVD、光刻、金属化）之间工艺耦合关系
3. 了解刻蚀等离子体仿真、器件光损耗仿真，能从器件性能反向推导刻蚀指标要求
4. 可阅读英文设备手册、工艺文献
5. 有量产爬坡、良率提升专项项目主导经验

岗位要求
1. 学历：本科及以上，微电子、半导体物理、材料、光电子、光学工程等相关专业
2. 工作经验
- 资深岗：3年及以上化合物半导体（InP/GaAs）干法刻蚀工艺经验；有DFB激光器光栅/波导刻蚀开发经验优先
- 初级岗：1~3年半导体干法刻蚀经验；硅基刻蚀背景可培养，但需要学习InP材料特性
3. 其他：熟悉百级/千级洁净车间作业；掌握DOE、SPC、良率分析；能够配合产线倒班、处理突发异常
专业技能要求（核心）
1. 刻蚀工艺原理
- 掌握ICP感应耦合等离子刻蚀、RIE反应离子刻蚀整套工艺流程：气体配比、功率、压力、温度、偏压、时间等参数调试
- 精通InP基材料刻蚀：InP本体、InGaAs、InGaAsP多量子阱、SiO₂、Si₃N₄介质层刻蚀；理解选择比、刻蚀速率、侧壁角度、侧壁粗糙度、微负载效应等关键指标
- 深刻理解DFB器件痛点：光栅侧壁粗糙度直接增加光损耗；脊波导侧壁形貌影响激光器阈值电流、良率与可靠性
2. 工艺与缺陷分析
- 独立开展DOE实验，优化刻蚀窗口，管控刻蚀深度、线宽CD、侧壁形貌；能识别刻蚀相关缺陷：钻蚀、底切、侧壁毛刺、残留、微观负载、表面损伤、颗粒污染
3. 设备与量测工具
- 熟悉化合物刻蚀机台原理、日常维护、PM、故障排查
- 熟练使用台阶仪、CD-SEM、AFM、光学显微镜；可通过SEM截面照片评估光栅/波导刻蚀形貌
4. 数据分析与文档
- 使用SPC监控工艺稳定性，Cpk能力评估；撰写实验报告、工艺规范SOP、8D改善报告