岗位描述
岗位职责
1. 负责存储接口芯片的需求定义、层级分解与微架构设计,输出规范设计文档;
2. 主导 DDR 控制器的性能、带宽利用率、访问延迟、QoS 等核心指标的架构设计与实现;
3. 承担 DRAM 子系统 RAS(可靠性、可用性、可服务性)体系的设计与落地;
4. 牵头芯片产品端到端交付,拉通需求、设计、封装、测试、量产全链路;
5. 带领技术团队开展项目攻关,保障研发进度与量产落地。
岗位要求
- 微电子、电子工程等相关专业,硕士及以上学历,5年以上芯片架构或系统设计经验;
- 曾任芯片系统工程师(SE)或 DDR 控制器系统负责人,具备芯片从需求到产品的端到端研发经验;
- 至少 1 颗大规模芯片实现商业量产,累计出货量 100 万颗以上,有团队管理经验;
- 精通存储接口芯片架构与 DDR 协议规范,熟悉芯片研发全流程,具备 RAS 体系设计能力;
- 加分项:有 DDR5/HBM、AI / 服务器级芯片研发经验者优先。