集成电路研发工程师（济南）

岗位职责：
1、负责数字IC设计方面工作，完成模块级RTL代码编写（SystemVerilog/Verilog）及功能仿真，撰写设计文档，参与模块级逻辑综合、时序与面积分析，配合验证团队调试与修复缺陷；
2、负责数字IC验证方面工作，基于UVM搭建模块级验证环境，编写测试用例并执行仿真，收集分析功能与代码覆盖率，管理回归测试并定位设计缺陷；
3、负责逻辑综合方面工作，使用DC/Genus完成模块级逻辑综合与报告分析，参与SDC时序约束编写与维护，协助时序收敛及RTL调优。

任职要求：
1、硕士及以上学历，微电子、集成电路、计算机、通信等相关专业，扎实掌握数字电路、计算机体系结构等核心课程；
2、熟悉Verilog/Systemverilog等芯片设计或验证语言，具备FPGA或芯片设计实践经验；
3、了解芯片设计流程，有扎实的数字电路基础知识；
4、熟悉Linux环境，了解至少一种脚本语言（Python/Perl/Tcl/Makefile）优先，具备良好的英文阅读能力。